1. 项目概述为什么PCB布局是开关电源设计的“胜负手”在便携式设备、工业控制器、智能硬件这些领域里高效、紧凑、可靠的电源系统是产品成功的基石。作为一名硬件工程师我经手过不少电源项目从早期的线性稳压器到如今复杂的多相降压控制器一个深刻的体会是原理图设计决定了功能的“上限”而PCB布局则决定了性能的“下限”。很多时候一个理论上完美的电源方案最终却因为糟糕的布局而效率低下、噪声超标、甚至频繁过热保护功亏一篑。今天我们就以德州仪器TI的BQ25713/BQ25713B这款高性能降压/升压电池充电管理芯片为例深入聊聊PCB布局这门“玄学”背后的科学。这款芯片支持3.5V至24V的宽范围输入能高效地为1-4节电池充电同时为系统供电功能强大但布局挑战也大。它的核心是一个同步的Buck-Boost开关电源开关频率高达几百kHz甚至1MHz以上。在这个频率下PCB上每一毫米的走线、每一个过孔、每一块铜皮都不再是简单的电气连接而是变成了寄生电感、寄生电容和寄生电阻。这些“看不见的元件”会直接参与电路工作影响效率、产生电磁干扰EMI、导致电压振铃和测量误差。因此本文的目标不是复述数据手册而是结合我个人的设计经验和踩过的坑将BQ25713数据手册中那至关重要的“布局指南”章节掰开揉碎了讲清楚。我会重点解析其背后的物理原理并提供可落地的实操建议。无论你是正在评估BQ25713还是已经用它画过板但遇到了问题亦或是想系统学习开关电源的布局精髓这篇文章都能给你带来直接的参考价值。记住好的布局是“设计”出来的不是“布线”布出来的。2. 核心设计思路从电流路径与噪声源头出发在动手画PCB之前我们必须先在大脑中构建出电路的“能量流动图”和“信号干扰图”。对于BQ25713这样的开关电源布局设计的核心思路可以归结为两点控制高频开关电流环路和隔离敏感的模拟小信号。2.1 理解高频电流的“暴躁”天性开关电源的核心是功率MOSFET的快速导通与关断。以BQ25713的Buck降压模式为例当高边MOSFETQ1导通时电流从输入电容CBUS流出经过Q1、功率电感L1、输出电容CSYS最后流回地。当Q1关断、低边MOSFETQ4导通时电感电流通过Q4续流。这个切换过程在纳秒级完成意味着电流路径在剧烈变化。这里存在几个关键环路输入高频环路CBUS → Q1 → L1 → Q4 → GND → 回到CBUS。这是最“暴躁”的环路因为Q1的开关动作会在其漏极SW节点产生极高的dV/dt电压变化率。这个环路面积越大其寄生电感Loop Inductance就越大。根据公式V L * di/dt巨大的寄生电感会与快速变化的开关电流di/dt相互作用在SW节点上产生严重的电压尖峰和振铃。这不仅会增加MOSFET的电压应力更是主要的电磁干扰EMI辐射源。输出高频环路CSYS → 负载 → GND → Q4 → L1 → 回到CSYS。这个环路同样承载着高频的纹波电流环路电感会导致输出电压纹波增大。布局的首要任务就是不惜一切代价压缩这两个高频环路的物理面积。数据手册中的规则2和规则4正是针对这两个环路。2.2 区分“肮脏”的地与“干净”的地在直流或低频电路中我们常说“地是等电位的”。但在高速开关电源中这个假设完全失效。流过大电流的功率地PGND路径上即使只有几纳亨的寄生电感在数安培的电流变化下也会产生可观的噪声电压V_noise L_parasitic * di/dt。如果敏感的模拟地AGND如电流检测、电压反馈、补偿网络的地与这个噪声地直接相连那么这些噪声就会直接耦合进控制回路导致调节精度下降、系统抖动甚至不稳定。因此BQ25713数据手册的规则10明确要求进行接地分区。其精髓不是“完全隔离”而是“单点连接”。我们需要为功率级MOSFET、电感、大电容建立一个低阻抗的“脏地”平面PGND为模拟小信号建立一个安静的“净地”平面AGND。最后在芯片的裸露焊盘Exposed Pad下方或附近通过一个“星形”连接点将PGND和AGND连接在一起。这个点成为了所有返回电流的公共参考点避免了噪声电流在模拟地路径上流动。2.3 热管理与电流能力的考量布局不仅仅是电气问题也是热学和机械问题。规则6提到了功率级元件的热管理。MOSFET和电感是主要的热源。足够的铜皮面积和散热过孔是必须的。同时规则3和规则5强调了高电流路径的低阻抗设计。对于承载数安培电流的路径如输入到电感、电感到输出走线或铜皮的宽度必须足够并且要谨慎使用过孔。一个10mil0.254mm直径的过孔其电阻可能在几毫欧到十几毫欧对于1A电流就会产生几毫伏到十几毫伏的压降和相应的功耗。数据手册给出的经验法则是1oz铜厚下每个过孔大约能承载1A到2A的电流。这意味着对于3A的路径你至少需要2-3个并联过孔。理解了以上三点核心思路我们再看数据手册中的10条布局规则就不再是孤立的条文而是一个有机的整体。接下来我们将逐条深入解析并补充数据手册未明说但在实践中至关重要的细节。3. 十大布局规则深度解析与实操要点TI数据手册的12.1节以表格形式列出了10条PCB布局指南优先级从高到低。下面我将结合工程实践为你逐条拆解其背后的“为什么”和“怎么做”。3.1 规则1PCB层叠设计——性能的基石规则原文建议使用多层PCB。至少分配一个接地层。BQ257XXEVM使用4层PCB顶层、接地层、信号层和底层。原理与价值 对于开关频率在几百kHz以上的电源双层板很难满足要求。多层板的核心价值在于提供一个完整、低阻抗的接地平面和电源平面。低阻抗回流路径高频电流总是选择阻抗最低的路径返回。一个完整的接地层为所有高频噪声电流提供了最短、电感最小的回流路径能显著减小环路面积抑制EMI。屏蔽与去耦位于顶层功率元件下方的接地层可以作为一个屏蔽层阻止开关噪声向空间辐射或耦合到下方的信号层。同时电源层与接地层之间形成的平板电容本身就是一个分布式的、高频特性极佳的去耦电容。散热内层的接地层和电源层是良好的热传导路径可以帮助将芯片和功率元件的热量扩散到整个PCB板。实操要点与避坑最低配置对于BQ25713强烈建议使用至少4层板。一个典型的4层堆叠可以是Top Layer元件、功率走线 / GND Plane完整地平面 / Power Plane或信号层 / Bottom Layer元件、信号走线。地平面完整性尽可能保持地平面的完整避免为了走线而在地平面上切割出长长的缝隙这会迫使回流电流绕远路增大环路电感。EVM的参考TI的评估板EVM采用4层板设计其层叠是经过验证的。在空间和成本允许的情况下直接参考EVM的层叠通常为1oz铜厚是最稳妥的选择。如果因成本必须用双层板那么必须将规则2、3、4压缩高频环路做到极致并且做好心理准备需要在EMI和热性能上花费更多调试时间。3.2 规则2输入环路小环路1设计——抑制噪声的第一道防线规则原文VBUS电容器、RAC、Q1和Q2构成一个小环路1。最好将它们放在同一侧。用大面积的铜连接它们以减少寄生电阻。将部分CBUS移到PCB的另一侧以实现高密度设计。在Q1和Q2功率级之前的RAC之后建议将10nF 1nF0402封装去耦电容器尽可能靠近IC放置以便对开关环路高频噪声进行去耦。深度解析 这个小环路是输入电容CBUS的放电环路。当Q1/Q2导通时电流瞬间从CBUS流出。此环路的寄生电感L_loop会与CBUS的等效串联电感ESL叠加产生反电动势V_spike L_loop * di/dt。这个尖峰会叠加在输入电压VBUS上可能导致芯片输入过压损坏并产生强烈的传导和辐射EMI。分步实操指南元件摆放将高压侧MOSFETQ1和Q2、输入电流检测电阻RAC以及最主要的那个输入储能电容通常是数十微法的电解电容或钽电容尽可能紧挨着摆放形成一个紧密的集群。理想情况是全部放在顶层。连接方式不要用细线连接。使用大面积铜皮Polygon Pour将这些元件的相关引脚连接起来。例如将CBUS的正极、RAC的一端、Q1的源极对于BQ25713Q1和Q2是集成在芯片内部的但引脚是分开的用顶层铜皮直接铺铜相连。这能将寄生电阻和电感降到最低。高频去耦电容的放置这是关键中的关键那个大的CBUS主要负责低频储能其ESL较高无法响应纳秒级的电流变化。因此必须在最靠近芯片VBUS引脚和PGND引脚的位置放置一个或多个小容量、低ESL的陶瓷电容如10nF和1nF的0402封装。这个电容为高频开关电流提供了一个“本地水库”使其环路面积最小。务必使这个电容的回路从芯片VBUS引脚到电容再到芯片PGND引脚最短。高密度设计技巧如果顶层空间实在紧张可以将一部分CBUS例如几个并联的10uF陶瓷电容放在底层。此时连接它们的过孔必须足够多且靠近元件引脚。例如一个电容的两个焊盘上各打2-3个过孔直接连接到顶层的功率铜皮上确保垂直方向的阻抗也足够低。个人踩坑记录曾在一个早期设计中为了布线美观将10nF的高频去耦电容放在了距离芯片VBUS引脚约5mm的地方结果用示波器测量VBUS引脚上的开关噪声高达500mV。后来将电容移至紧贴引脚处1mm噪声立即降至150mV以下。开关噪声的抑制毫米必争。3.3 规则3主功率电流路径——效率的隐形杀手规则原文从VBUS到VSYS通过RAC、Q1、L1、Q4的电流路径具有低阻抗。请留意过孔电阻是否不在同一侧。对于1oz铜厚度的10mil过孔过孔数量可估算为1A至2A/过孔。深度解析 这条路径承载着从输入到输出的主能量传输电流可能是电路中平均电流最大的路径。路径上的任何阻抗走线电阻、过孔电阻都会直接导致P_loss I^2 * R的功率损耗降低整体转换效率并引起不必要的温升。实操计算与设计走线宽度计算首先根据预期的最大电流和允许的温升计算所需的最小走线宽度。例如假设最大电流为3A允许温升10°C使用在线PCB走线宽度计算器或IPC-2152标准图表可以查得1oz铜厚大约需要至少40mil约1mm的线宽。在实际布局中对于这种功率路径应尽可能使用更宽的铜皮而不是“走线”。过孔策略如果功率路径需要换层例如从顶层的电感换到底层的电容过孔的选择至关重要。数量遵循1-2A/过孔的经验法则。对于3A电流至少使用2个并联的过孔建议使用3个以提高可靠性并降低电阻。尺寸在空间允许的情况下使用更大的过孔直径如0.3mm/12mil钻孔和更大的焊盘。更大的孔壁表面积意味着更低的电阻和更好的散热。位置将过孔直接打在元件焊盘上如果焊盘足够大或者紧邻焊盘。避免用一段细走线连接焊盘和过孔。铜皮厚度考虑对于大电流应用如5A可以考虑使用2oz70μm或更厚的铜箔这能显著降低直流阻抗和热阻。3.4 规则4输出环路小环路2设计——保障负载稳定的关键规则原文VSYS电容器Q3和Q4构成一个小环路2。最好将它们放在同一侧。用大面积的铜连接它们以减少寄生电阻。将部分CSYS移到PCB的另一侧以实现高密度设计。深度解析 此环路与输入环路类似但服务于输出端。低边MOSFETQ3和Q4同样可能集成在开关过程中其源极SW节点电压在剧烈摆动。输出电容CSYS需要为这个摆动点提供高频电流通路。如果此环路电感过大会导致输出电压纹波增大。在SW节点产生更大的电压尖峰威胁MOSFET安全。影响电流检测精度如果检测点在输出侧。实操要点 其设计原则与规则2完全对称。将输出电容CSYS、低边MOSFET的源极或SW引脚用大面积铜皮紧密连接。同样需要将高频去耦电容如10uF X5R/X7R陶瓷电容尽可能靠近芯片的VSYS和PGND引脚放置。对于高密度设计同样可以采用将部分电容放置在底层并用多过孔连接的方式。3.5 规则5电池路径与检测——精度与安全的保障规则原文将QBAT和RSR放置在电池端子附近。从VBAT到VSYS通过RSR和QBAT的电流路径具有低阻抗。请留意过孔电阻是否不在同一侧。该器件通过电池端子附近的SRN检测电池电压。深度解析 这条规则包含两个重点功率路径和检测路径。功率路径电池放电时电流从电池VBAT通过电池MOSFETQBAT和电池电流检测电阻RSR流向系统VSYS。这条路径的阻抗直接影响放电效率和电池端电压的稳定性。检测路径BQ25713通过SRP和SRN引脚检测RSR两端的电压来计算电池电流通过SRN和BAT引脚检测电池电压。这是高精度的模拟小信号任何在检测路径上的寄生电阻如走线电阻都会直接引入测量误差。例如若SRN走线有10mΩ的寄生电阻在5A充电电流下芯片会误认为电池电压比实际高50mV导致充电提前终止或电压不准。实操要点RSR的放置将RSR尽可能靠近电池连接器或电池保护板的负极。确保电池的返回电流首先流经RSR然后再流向其他地方。开尔文连接Kelvin Connection这是实现精确检测的黄金法则。必须为RSR设计四线连接。使用两个独立的、细的走线“Sense走线”直接从RSR的焊盘两端连接到芯片的SRP和SRN引脚。这两根Sense走线绝对不能承载主功率电流。主功率电流的走线“Force走线”应连接到RSR焊盘的外侧。数据手册规则7明确要求了此点。QBAT的放置QBAT应靠近RSR和电池接口确保从电池到RSR再到QBAT的路径短而粗。SRN走线从RSR的SRN检测点到芯片引脚的走线应远离任何开关节点如SW、BST或大电流路径以防止噪声耦合。3.6 规则6功率级布局与散热——可靠性的基础规则原文将Q1、Q2、L1、Q3和Q4彼此相邻放置。留出足够的铜面积来散热。建议铜面积为焊盘尺寸的2到4倍。多个散热过孔可用于将更多铜层连接在一起并散发更多热量。深度解析 功率元件MOSFET、电感在工作时会产生损耗这些损耗最终转化为热量。如果热量不能及时散出元件结温会升高导致效率进一步下降MOSFET的Rds(on)随温度升高而增加甚至触发热保护或损坏。热设计实操布局紧凑性将功率电感和MOSFET或芯片的功率引脚部分集中放置这有助于缩短功率环路也有利于热量的集中管理。铜皮面积对于芯片的裸露焊盘Exposed Pad和MOSFET的漏极/源极焊盘在其连接的铜皮上尽可能多地扩展面积。2-4倍焊盘面积是一个好的起点。这些铜皮既是电气连接也是散热片。散热过孔阵列这是将热量从顶层传导到内层和底层的关键技术。在芯片的裸露焊盘和MOSFET的散热焊盘下方打上密集的过孔阵列例如0.3mm孔径0.6mm间距的网格。这些过孔应填满或塞满导热树脂以实现最佳的热传导。过孔连接将这些散热过孔连接到内层的接地层或电源层如果它们是大的铜平面甚至连接到底层的铜皮上。底层铜皮可以做得更大甚至可以焊接额外的金属散热片。过孔数量估算一个简单的估算方法是确保过孔的总横截面积不小于连接它的走线或焊盘的宽度。例如一个需要散热的铜皮区域为5mm x 5mm可以均匀分布一个6x6的过孔阵列。电感的选择与散热功率电感本身也是热源。选择DCR直流电阻更小的电感并确保其底部或周围有足够的空间和气流。如果电感有裸露的焊盘同样可以在其下方打散热过孔。3.7 规则7电流检测精度——开尔文连接的艺术规则原文对RAC和RSR电流检测电阻使用开尔文检测技术。将电流检测走线连接到焊盘的中心并将电流检测走线用作差分对。深度解析接规则5 开尔文连接或称四线检测、力感检测的目的是消除接触电阻和走线电阻对测量的影响。普通的两线连接中测量电压包含了检测电阻本身的压降和电流流经导线、焊盘产生的压降。开尔文连接使用一对细的、几乎无电流流过的“Sense线”来精确测量电阻两端的电压。具体实现方法电阻焊盘设计使用一个“十字形”或“H形”的焊盘设计。电阻两端的主电流通道Force路径连接在焊盘的外侧。在焊盘内侧分别引出一个独立的、较窄的铜皮Sense焊盘。走线连接Force走线从主功率路径来的宽走线连接到电阻焊盘的外侧用于承载大电流。Sense走线从电阻焊盘中心引出的细走线一对差分线连接到芯片的电流检测引脚如ACN/ACP, SRN/SRP。这两根线应等长、平行、紧密耦合并远离噪声源以增强其抗共模噪声能力。布局位置将电流检测电阻放在功率路径的“咽喉要道”确保所有需要测量的电流都流经它。对于RAC输入电流检测应紧接在输入电容之后高压侧MOSFET之前。对于RSR电池电流检测应紧接在电池负极之后电池MOSFET之前。3.8 规则8IC旁路电容——芯片稳定工作的“压舱石”规则原文将VBUS电容、VCC电容、REGN电容靠近IC放置。深度解析 VCC是芯片内部模拟电路如基准电压源、误差放大器、逻辑控制的供电引脚。REGN是内部栅极驱动器的供电引脚通常由一个线性稳压器从VCC产生。这两个引脚对电源噪声极其敏感。VCC噪声会导致基准电压波动直接影响电压和电流的调节精度甚至引起内部逻辑误动作。REGN噪声会影响栅极驱动的质量导致MOSFET开关速度变化增加开关损耗甚至引起上下管直通Shoot-through。实操要点最短距离原则为VCC和REGN引脚分别配备一个高质量的陶瓷去耦电容典型值如1uF具体参考数据手册必须紧贴芯片引脚放置最好是在引脚的正下方底层或紧邻的侧面。电容的接地端同样要以最短路径连接到芯片的模拟地AGND。电容选型选择尺寸小如0402、ESL低、材质为X5R或X7R的陶瓷电容。避免使用Y5V等容量随电压和温度变化大的材质。VBUS去耦此处的VBUS去耦电容与规则2中提到的“高频去耦电容”是同一组其重要性不再赘述。3.9 规则9BST自举电容——驱动高速开关的“能量包”规则原文将HS MOSFET升压自举电路电容器放置在靠近IC的位置并位于PCB板的同一侧。建议电容器SW1/2节点使用宽铜多边形连接到功率级建议电容器BST1/2节点使用至少8mil的迹线连接到IC BST1/2引脚。深度解析 BQ25713内部的高边MOSFETQ1, Q2的栅极驱动电压需要一个高于SW节点的电压。这是通过自举电路实现的当低边管导通时SW点接近地VCC通过一个二极管给BST电容充电当高边管需要导通时驱动电路利用BST电容上存储的电荷来驱动高边管的栅极。BST电容的作用在每个开关周期为高边栅极驱动提供瞬态能量。环路电感的影响BST电容与芯片内部驱动器构成的环路同样是一个高频环路。如果BST引脚走线过长寄生电感会阻碍电容的快速放电导致高边MOSFET栅极电压上升缓慢开关损耗增加或不足导通不完全损耗剧增同时也会产生噪声。实操要点电容放置BST电容通常为0.1uF或更大必须和芯片放在PCB的同一层并且尽可能靠近芯片的BST和SW引脚。绝对不要为了布线方便而将其放在底层。走线策略SW节点连接BST电容的一端连接到SW节点。这个连接必须使用宽铜皮因为SW节点是高频、高dV/dt的噪声源宽铜皮可以降低电感并减少辐射。BST引脚连接BST电容的另一端连接到芯片的BST引脚。数据手册建议此走线至少8mil宽。在实践中在空间允许的情况下可以适当加宽如10-12mil并尽量缩短长度。电容选型选择低ESR、低ESL的陶瓷电容如X5R/X7R材质。3.10 规则10接地分区与单点连接——模拟与数字世界的“护城河”规则原文优先选择单独的模拟接地 (AGND) 和电源接地 (PGND)。PGND 应用于所有功率级相关的接地网。AGND 应用于所有检测、补偿和控制网络接地例如 ACP/ACN/COMP1/COMP2/CMPIN/CMPOUT/IADPT/IBAT/PSYS。将所有模拟接地端连接到专用的低阻抗覆铜平面该覆铜平面连接到 IC 外露焊盘下方的电源接地端。如果可能请使用专用的 COMP1、COMP2 AGND 布线。使用电源板作为单一接地连接点将模拟接地和电源接地连接在一起。深度解析与终极实践 这是所有规则中最具哲学性也最容易出错的一条。其核心思想是为噪声电流大电流、快速变化和敏感信号小电流、模拟测量提供各自独立的、低阻抗的回流路径最后在一点汇合避免相互污染。具体实施步骤划分区域在PCB上主要是顶层和内层地平面进行逻辑划分。PGND区域包含所有“噪声源”输入/输出电容的接地端、电感的接地端、芯片的PGND引脚、MOSFET的源极。AGND区域包含所有“敏感点”电流检测电阻的Sense地、补偿网络COMP1, COMP2的接地端、芯片的AGND引脚如果有、VCC/REGN去耦电容的接地端。创建平面在可能的情况下为AGND单独创建一个完整的铜皮区域。这个区域应保持“纯净”不要有大的开关电流穿过。单点连接星型接地最佳连接点芯片的裸露焊盘Exposed Pad通常是理想的单点连接位置。因为芯片内部模拟地和功率地最终也是在此处连接的。连接方法在芯片裸露焊盘下方通过一个“桥接”或一组过孔将AGND平面和PGND平面连接在一起。这个连接点应具有足够低的阻抗使用多个过孔或一块小铜皮。关键走线对于极其敏感的节点如补偿网络COMP1、COMP2的接地数据手册甚至建议使用专用的走线直接连接回芯片的AGND引脚或单点连接点而不是简单地连接到AGND平面上的任意位置。这可以避免补偿节点受到平面上其他微小噪声的影响。避免常见错误错误将AGND和PGND通过一根长长的走线在远处连接。错误在AGND区域为功率元件走线而切割出缝隙迫使PGND电流穿过AGND区域。错误将模拟器件如补偿电容的接地端直接接到嘈杂的功率MOSFET的源极附近。经验之谈我曾调试过一个系统其负载调整率总是不理想。后来用示波器仔细查看COMP引脚波形发现上面有约20mV的高频毛刺。检查布局发现补偿电容的接地端虽然接到了AGND平面但该平面被一条为LED供电的走线隔断导致补偿地的回流路径绕远引入了开关噪声。将LED走线挪开保持AGND平面完整后毛刺消失调整率立刻达标。地平面的完整性是模拟性能的无声守护者。4. 布局示例与布线技巧详解理解了规则我们来看TI数据手册中提供的布局示例图虽然文本中未包含图但我们可以根据描述重构其思想并补充关键的布线技巧。4.1 顶视图布局规划一个优秀的BQ25713布局从顶视图看应该呈现出清晰的“功能分区”左上/右上角输入侧紧密排列着输入接口、输入大电容CBUS、以及紧靠芯片VBUS引脚的高频去耦电容10nF1nF。RAC检测电阻位于输入电容之后。中央区域功率核心区芯片本体位于中心略偏输入侧。功率电感L1紧靠芯片的SW引脚放置。芯片的功率引脚如SW, BST朝向电感方向。这个区域是热量和噪声的中心。右下角输出侧输出电容CSYS集群紧靠电感的另一侧和芯片的VSYS引脚。同样高频去耦电容紧贴VSYS引脚。左下角电池侧电池连接器、电池电流检测电阻RSR、电池MOSFETQBAT自成一组靠近芯片的BAT、SRP、SRN引脚。底层与内层在顶层元件之间的空隙和底层大面积铺设PGND铜皮。在芯片下方及模拟元件周围规划出相对独立的AGND区域并通过芯片下方的过孔阵列与PGND单点连接。4.2 关键信号布线实战要点电流检测差分对布线等长与平行从RAC、RSR到芯片检测引脚的Sense和Sense-走线应设计成一对差分线。保持两条线长度相等、线宽相同、间距一致并全程平行走线。这有助于抑制外部磁场耦合进来的共模噪声。远离干扰源这对差分线应远离SW节点、电感、以及任何大电流的功率走线。如果必须交叉应确保垂直交叉以最小化耦合面积。包地保护可选在极其噪声敏感或精度要求极高的应用中可以用地线连接到安静的AGND将这对差分线包裹起来提供额外的屏蔽。栅极驱动走线虽然BQ25713的MOSFET是内置的但其内部的栅极驱动信号仍然存在。对于使用外置MOSFET的类似芯片此条至关重要驱动走线如HO, LO应短而粗以减少寄生电感防止栅极振铃和开关速度下降。走线宽度至少15mil0.38mm。补偿网络走线连接在COMP1、COMP2引脚上的电阻电容决定了电源环路的稳定性。这些元件的接地端必须使用专用走线直接连回芯片的AGND参考点或单点连接点切忌随意接入附近的地铜皮。走线应细而短避免成为天线接收噪声。过孔的使用哲学功率过孔用于连接不同层的功率铜皮。多用、用大的。遵循电流承载能力规则。信号过孔用于换层连接信号线。在满足载流和工艺的前提下尽量用小尺寸过孔如8mil/0.2mm钻孔以减少对参考平面完整性的破坏。散热过孔在热源下方密集阵列。务必确认PCB厂的过孔塞孔或填孔工艺否则焊接时焊料可能会被吸走灯芯效应。5. 设计检查清单与常见问题排查在完成布局后发送给制板厂之前请对照以下清单进行最终检查5.1 PCB布局自查清单[ ]高频环路输入电容、高端MOSFET/芯片SW引脚、电感、低端MOSFET是否形成最小环路输出电容与低端MOSFET是否形成最小环路[ ]去耦电容所有高频去耦电容VBUS, VCC, REGN, VSYS是否都紧贴芯片引脚放置其接地回路是否最短[ ]电流检测RAC和RSR是否采用开尔文连接Sense走线是否为差分对并远离噪声[ ]功率路径所有承载1A电流的走线是否足够宽是否使用了足够多和足够大的过孔[ ]BST电容是否与芯片同层且靠近放置SW连接是否为宽铜皮[ ]接地是否有清晰的PGND和AGND分区是否在芯片下方实现了单点连接AGND平面是否完整[ ]散热芯片裸露焊盘和功率元件下方是否有散热过孔阵列铜皮面积是否足够[ ]间距高压节点如VBUS, SW与其他低压信号线之间的爬电距离和电气间隙是否符合安规要求5.2 上电调试常见问题与排查即使布局完全遵循指南首次上电也可能遇到问题。以下是一些典型现象和排查思路问题芯片发热严重效率低下。排查测量输入输出电流电压计算实际效率与数据手册典型值对比。使用热成像仪或手触摸定位最热部位。如果是芯片本体热检查散热过孔是否足够并有效连接到底层铜皮。如果是电感热检查电感饱和电流和DCR是否选型合适。用示波器观察SW节点波形。如果上升/下降沿非常缓慢20ns或存在严重振铃可能是BST电容环路或栅极驱动路径电感过大导致开关损耗剧增。检查BST电容布局。检查功率路径特别是过孔的导通电阻。在满载下用毫伏表测量关键路径如电感两端到输入/输出电容的压降估算损耗。问题系统不稳定输出电压振荡或轻载时进入间歇模式有异响。排查这是典型的环路补偿问题。首先确认补偿网络COMP引脚上的RC值是否按照数据手册推荐值选取。用网络分析仪或示波器的频率响应分析功能测量环路的增益和相位裕度。如果条件有限可以通过在输出端施加一个小的负载阶跃如用MOSFET切换一个电阻观察输出电压的恢复波形。过冲大、振荡多说明相位裕度不足恢复缓慢说明带宽不够。重点检查COMP引脚的布局。确保补偿元件的接地端是通过专用走线回到安静地。用示波器探头使用接地弹簧避免长地线夹直接点在COMP引脚上观察是否有高频噪声。如果有几乎是布局问题。问题充电电流或输入电流检测不准。排查确认电流检测电阻的阻值和精度通常用1%或0.5%的精密电阻。验证开尔文连接。用万用表毫欧档直接测量从检测电阻焊盘到芯片检测引脚之间的Sense走线电阻。这个值应远小于检测电阻本身例如对于10mΩ的检测电阻走线电阻应0.5mΩ。在满载条件下用高精度电压表或示波器直接测量检测电阻两端的电压与芯片寄存器读出的计算值对比。如果存在固定偏差可能是走线寄生电阻导致如果读数跳动大可能是Sense走线耦合了噪声检查其布线路径。问题系统噪声大干扰模拟电路或无线模块。排查使用近场探头或频谱分析仪扫描PCB上噪声最大的区域。通常集中在SW节点、电感、输入/输出环路。检查输入和输出环路的面积是否已做到最小。有时在双层板上需要通过在顶层和底层镜像放置电容并用大量过孔连接来构建一个“垂直方向”的小环路。检查输入和输出端是否添加了合适的共模电感或π型滤波器以抑制传导EMI。确保机壳或屏蔽罩良好接地为高频噪声提供泄放路径。电源布局是一门结合了电路理论、电磁场理论和实践经验的工程艺术。对于BQ25713这样的高性能芯片严格按照其布局指南操作是项目成功的一半。另一半则来自于对原理的深刻理解以及在调试中积累的“手感”。希望这篇基于官方指南又远超指南的解析能帮助你绕开那些我曾跌入的深坑一次就做出稳定、高效、安静的电源设计。记住好的布局没有捷径就是耐心、细致和对电流与噪声的敬畏。
1. 项目概述为什么PCB布局是开关电源设计的“胜负手”在便携式设备、工业控制器、智能硬件这些领域里高效、紧凑、可靠的电源系统是产品成功的基石。作为一名硬件工程师我经手过不少电源项目从早期的线性稳压器到如今复杂的多相降压控制器一个深刻的体会是原理图设计决定了功能的“上限”而PCB布局则决定了性能的“下限”。很多时候一个理论上完美的电源方案最终却因为糟糕的布局而效率低下、噪声超标、甚至频繁过热保护功亏一篑。今天我们就以德州仪器TI的BQ25713/BQ25713B这款高性能降压/升压电池充电管理芯片为例深入聊聊PCB布局这门“玄学”背后的科学。这款芯片支持3.5V至24V的宽范围输入能高效地为1-4节电池充电同时为系统供电功能强大但布局挑战也大。它的核心是一个同步的Buck-Boost开关电源开关频率高达几百kHz甚至1MHz以上。在这个频率下PCB上每一毫米的走线、每一个过孔、每一块铜皮都不再是简单的电气连接而是变成了寄生电感、寄生电容和寄生电阻。这些“看不见的元件”会直接参与电路工作影响效率、产生电磁干扰EMI、导致电压振铃和测量误差。因此本文的目标不是复述数据手册而是结合我个人的设计经验和踩过的坑将BQ25713数据手册中那至关重要的“布局指南”章节掰开揉碎了讲清楚。我会重点解析其背后的物理原理并提供可落地的实操建议。无论你是正在评估BQ25713还是已经用它画过板但遇到了问题亦或是想系统学习开关电源的布局精髓这篇文章都能给你带来直接的参考价值。记住好的布局是“设计”出来的不是“布线”布出来的。2. 核心设计思路从电流路径与噪声源头出发在动手画PCB之前我们必须先在大脑中构建出电路的“能量流动图”和“信号干扰图”。对于BQ25713这样的开关电源布局设计的核心思路可以归结为两点控制高频开关电流环路和隔离敏感的模拟小信号。2.1 理解高频电流的“暴躁”天性开关电源的核心是功率MOSFET的快速导通与关断。以BQ25713的Buck降压模式为例当高边MOSFETQ1导通时电流从输入电容CBUS流出经过Q1、功率电感L1、输出电容CSYS最后流回地。当Q1关断、低边MOSFETQ4导通时电感电流通过Q4续流。这个切换过程在纳秒级完成意味着电流路径在剧烈变化。这里存在几个关键环路输入高频环路CBUS → Q1 → L1 → Q4 → GND → 回到CBUS。这是最“暴躁”的环路因为Q1的开关动作会在其漏极SW节点产生极高的dV/dt电压变化率。这个环路面积越大其寄生电感Loop Inductance就越大。根据公式V L * di/dt巨大的寄生电感会与快速变化的开关电流di/dt相互作用在SW节点上产生严重的电压尖峰和振铃。这不仅会增加MOSFET的电压应力更是主要的电磁干扰EMI辐射源。输出高频环路CSYS → 负载 → GND → Q4 → L1 → 回到CSYS。这个环路同样承载着高频的纹波电流环路电感会导致输出电压纹波增大。布局的首要任务就是不惜一切代价压缩这两个高频环路的物理面积。数据手册中的规则2和规则4正是针对这两个环路。2.2 区分“肮脏”的地与“干净”的地在直流或低频电路中我们常说“地是等电位的”。但在高速开关电源中这个假设完全失效。流过大电流的功率地PGND路径上即使只有几纳亨的寄生电感在数安培的电流变化下也会产生可观的噪声电压V_noise L_parasitic * di/dt。如果敏感的模拟地AGND如电流检测、电压反馈、补偿网络的地与这个噪声地直接相连那么这些噪声就会直接耦合进控制回路导致调节精度下降、系统抖动甚至不稳定。因此BQ25713数据手册的规则10明确要求进行接地分区。其精髓不是“完全隔离”而是“单点连接”。我们需要为功率级MOSFET、电感、大电容建立一个低阻抗的“脏地”平面PGND为模拟小信号建立一个安静的“净地”平面AGND。最后在芯片的裸露焊盘Exposed Pad下方或附近通过一个“星形”连接点将PGND和AGND连接在一起。这个点成为了所有返回电流的公共参考点避免了噪声电流在模拟地路径上流动。2.3 热管理与电流能力的考量布局不仅仅是电气问题也是热学和机械问题。规则6提到了功率级元件的热管理。MOSFET和电感是主要的热源。足够的铜皮面积和散热过孔是必须的。同时规则3和规则5强调了高电流路径的低阻抗设计。对于承载数安培电流的路径如输入到电感、电感到输出走线或铜皮的宽度必须足够并且要谨慎使用过孔。一个10mil0.254mm直径的过孔其电阻可能在几毫欧到十几毫欧对于1A电流就会产生几毫伏到十几毫伏的压降和相应的功耗。数据手册给出的经验法则是1oz铜厚下每个过孔大约能承载1A到2A的电流。这意味着对于3A的路径你至少需要2-3个并联过孔。理解了以上三点核心思路我们再看数据手册中的10条布局规则就不再是孤立的条文而是一个有机的整体。接下来我们将逐条深入解析并补充数据手册未明说但在实践中至关重要的细节。3. 十大布局规则深度解析与实操要点TI数据手册的12.1节以表格形式列出了10条PCB布局指南优先级从高到低。下面我将结合工程实践为你逐条拆解其背后的“为什么”和“怎么做”。3.1 规则1PCB层叠设计——性能的基石规则原文建议使用多层PCB。至少分配一个接地层。BQ257XXEVM使用4层PCB顶层、接地层、信号层和底层。原理与价值 对于开关频率在几百kHz以上的电源双层板很难满足要求。多层板的核心价值在于提供一个完整、低阻抗的接地平面和电源平面。低阻抗回流路径高频电流总是选择阻抗最低的路径返回。一个完整的接地层为所有高频噪声电流提供了最短、电感最小的回流路径能显著减小环路面积抑制EMI。屏蔽与去耦位于顶层功率元件下方的接地层可以作为一个屏蔽层阻止开关噪声向空间辐射或耦合到下方的信号层。同时电源层与接地层之间形成的平板电容本身就是一个分布式的、高频特性极佳的去耦电容。散热内层的接地层和电源层是良好的热传导路径可以帮助将芯片和功率元件的热量扩散到整个PCB板。实操要点与避坑最低配置对于BQ25713强烈建议使用至少4层板。一个典型的4层堆叠可以是Top Layer元件、功率走线 / GND Plane完整地平面 / Power Plane或信号层 / Bottom Layer元件、信号走线。地平面完整性尽可能保持地平面的完整避免为了走线而在地平面上切割出长长的缝隙这会迫使回流电流绕远路增大环路电感。EVM的参考TI的评估板EVM采用4层板设计其层叠是经过验证的。在空间和成本允许的情况下直接参考EVM的层叠通常为1oz铜厚是最稳妥的选择。如果因成本必须用双层板那么必须将规则2、3、4压缩高频环路做到极致并且做好心理准备需要在EMI和热性能上花费更多调试时间。3.2 规则2输入环路小环路1设计——抑制噪声的第一道防线规则原文VBUS电容器、RAC、Q1和Q2构成一个小环路1。最好将它们放在同一侧。用大面积的铜连接它们以减少寄生电阻。将部分CBUS移到PCB的另一侧以实现高密度设计。在Q1和Q2功率级之前的RAC之后建议将10nF 1nF0402封装去耦电容器尽可能靠近IC放置以便对开关环路高频噪声进行去耦。深度解析 这个小环路是输入电容CBUS的放电环路。当Q1/Q2导通时电流瞬间从CBUS流出。此环路的寄生电感L_loop会与CBUS的等效串联电感ESL叠加产生反电动势V_spike L_loop * di/dt。这个尖峰会叠加在输入电压VBUS上可能导致芯片输入过压损坏并产生强烈的传导和辐射EMI。分步实操指南元件摆放将高压侧MOSFETQ1和Q2、输入电流检测电阻RAC以及最主要的那个输入储能电容通常是数十微法的电解电容或钽电容尽可能紧挨着摆放形成一个紧密的集群。理想情况是全部放在顶层。连接方式不要用细线连接。使用大面积铜皮Polygon Pour将这些元件的相关引脚连接起来。例如将CBUS的正极、RAC的一端、Q1的源极对于BQ25713Q1和Q2是集成在芯片内部的但引脚是分开的用顶层铜皮直接铺铜相连。这能将寄生电阻和电感降到最低。高频去耦电容的放置这是关键中的关键那个大的CBUS主要负责低频储能其ESL较高无法响应纳秒级的电流变化。因此必须在最靠近芯片VBUS引脚和PGND引脚的位置放置一个或多个小容量、低ESL的陶瓷电容如10nF和1nF的0402封装。这个电容为高频开关电流提供了一个“本地水库”使其环路面积最小。务必使这个电容的回路从芯片VBUS引脚到电容再到芯片PGND引脚最短。高密度设计技巧如果顶层空间实在紧张可以将一部分CBUS例如几个并联的10uF陶瓷电容放在底层。此时连接它们的过孔必须足够多且靠近元件引脚。例如一个电容的两个焊盘上各打2-3个过孔直接连接到顶层的功率铜皮上确保垂直方向的阻抗也足够低。个人踩坑记录曾在一个早期设计中为了布线美观将10nF的高频去耦电容放在了距离芯片VBUS引脚约5mm的地方结果用示波器测量VBUS引脚上的开关噪声高达500mV。后来将电容移至紧贴引脚处1mm噪声立即降至150mV以下。开关噪声的抑制毫米必争。3.3 规则3主功率电流路径——效率的隐形杀手规则原文从VBUS到VSYS通过RAC、Q1、L1、Q4的电流路径具有低阻抗。请留意过孔电阻是否不在同一侧。对于1oz铜厚度的10mil过孔过孔数量可估算为1A至2A/过孔。深度解析 这条路径承载着从输入到输出的主能量传输电流可能是电路中平均电流最大的路径。路径上的任何阻抗走线电阻、过孔电阻都会直接导致P_loss I^2 * R的功率损耗降低整体转换效率并引起不必要的温升。实操计算与设计走线宽度计算首先根据预期的最大电流和允许的温升计算所需的最小走线宽度。例如假设最大电流为3A允许温升10°C使用在线PCB走线宽度计算器或IPC-2152标准图表可以查得1oz铜厚大约需要至少40mil约1mm的线宽。在实际布局中对于这种功率路径应尽可能使用更宽的铜皮而不是“走线”。过孔策略如果功率路径需要换层例如从顶层的电感换到底层的电容过孔的选择至关重要。数量遵循1-2A/过孔的经验法则。对于3A电流至少使用2个并联的过孔建议使用3个以提高可靠性并降低电阻。尺寸在空间允许的情况下使用更大的过孔直径如0.3mm/12mil钻孔和更大的焊盘。更大的孔壁表面积意味着更低的电阻和更好的散热。位置将过孔直接打在元件焊盘上如果焊盘足够大或者紧邻焊盘。避免用一段细走线连接焊盘和过孔。铜皮厚度考虑对于大电流应用如5A可以考虑使用2oz70μm或更厚的铜箔这能显著降低直流阻抗和热阻。3.4 规则4输出环路小环路2设计——保障负载稳定的关键规则原文VSYS电容器Q3和Q4构成一个小环路2。最好将它们放在同一侧。用大面积的铜连接它们以减少寄生电阻。将部分CSYS移到PCB的另一侧以实现高密度设计。深度解析 此环路与输入环路类似但服务于输出端。低边MOSFETQ3和Q4同样可能集成在开关过程中其源极SW节点电压在剧烈摆动。输出电容CSYS需要为这个摆动点提供高频电流通路。如果此环路电感过大会导致输出电压纹波增大。在SW节点产生更大的电压尖峰威胁MOSFET安全。影响电流检测精度如果检测点在输出侧。实操要点 其设计原则与规则2完全对称。将输出电容CSYS、低边MOSFET的源极或SW引脚用大面积铜皮紧密连接。同样需要将高频去耦电容如10uF X5R/X7R陶瓷电容尽可能靠近芯片的VSYS和PGND引脚放置。对于高密度设计同样可以采用将部分电容放置在底层并用多过孔连接的方式。3.5 规则5电池路径与检测——精度与安全的保障规则原文将QBAT和RSR放置在电池端子附近。从VBAT到VSYS通过RSR和QBAT的电流路径具有低阻抗。请留意过孔电阻是否不在同一侧。该器件通过电池端子附近的SRN检测电池电压。深度解析 这条规则包含两个重点功率路径和检测路径。功率路径电池放电时电流从电池VBAT通过电池MOSFETQBAT和电池电流检测电阻RSR流向系统VSYS。这条路径的阻抗直接影响放电效率和电池端电压的稳定性。检测路径BQ25713通过SRP和SRN引脚检测RSR两端的电压来计算电池电流通过SRN和BAT引脚检测电池电压。这是高精度的模拟小信号任何在检测路径上的寄生电阻如走线电阻都会直接引入测量误差。例如若SRN走线有10mΩ的寄生电阻在5A充电电流下芯片会误认为电池电压比实际高50mV导致充电提前终止或电压不准。实操要点RSR的放置将RSR尽可能靠近电池连接器或电池保护板的负极。确保电池的返回电流首先流经RSR然后再流向其他地方。开尔文连接Kelvin Connection这是实现精确检测的黄金法则。必须为RSR设计四线连接。使用两个独立的、细的走线“Sense走线”直接从RSR的焊盘两端连接到芯片的SRP和SRN引脚。这两根Sense走线绝对不能承载主功率电流。主功率电流的走线“Force走线”应连接到RSR焊盘的外侧。数据手册规则7明确要求了此点。QBAT的放置QBAT应靠近RSR和电池接口确保从电池到RSR再到QBAT的路径短而粗。SRN走线从RSR的SRN检测点到芯片引脚的走线应远离任何开关节点如SW、BST或大电流路径以防止噪声耦合。3.6 规则6功率级布局与散热——可靠性的基础规则原文将Q1、Q2、L1、Q3和Q4彼此相邻放置。留出足够的铜面积来散热。建议铜面积为焊盘尺寸的2到4倍。多个散热过孔可用于将更多铜层连接在一起并散发更多热量。深度解析 功率元件MOSFET、电感在工作时会产生损耗这些损耗最终转化为热量。如果热量不能及时散出元件结温会升高导致效率进一步下降MOSFET的Rds(on)随温度升高而增加甚至触发热保护或损坏。热设计实操布局紧凑性将功率电感和MOSFET或芯片的功率引脚部分集中放置这有助于缩短功率环路也有利于热量的集中管理。铜皮面积对于芯片的裸露焊盘Exposed Pad和MOSFET的漏极/源极焊盘在其连接的铜皮上尽可能多地扩展面积。2-4倍焊盘面积是一个好的起点。这些铜皮既是电气连接也是散热片。散热过孔阵列这是将热量从顶层传导到内层和底层的关键技术。在芯片的裸露焊盘和MOSFET的散热焊盘下方打上密集的过孔阵列例如0.3mm孔径0.6mm间距的网格。这些过孔应填满或塞满导热树脂以实现最佳的热传导。过孔连接将这些散热过孔连接到内层的接地层或电源层如果它们是大的铜平面甚至连接到底层的铜皮上。底层铜皮可以做得更大甚至可以焊接额外的金属散热片。过孔数量估算一个简单的估算方法是确保过孔的总横截面积不小于连接它的走线或焊盘的宽度。例如一个需要散热的铜皮区域为5mm x 5mm可以均匀分布一个6x6的过孔阵列。电感的选择与散热功率电感本身也是热源。选择DCR直流电阻更小的电感并确保其底部或周围有足够的空间和气流。如果电感有裸露的焊盘同样可以在其下方打散热过孔。3.7 规则7电流检测精度——开尔文连接的艺术规则原文对RAC和RSR电流检测电阻使用开尔文检测技术。将电流检测走线连接到焊盘的中心并将电流检测走线用作差分对。深度解析接规则5 开尔文连接或称四线检测、力感检测的目的是消除接触电阻和走线电阻对测量的影响。普通的两线连接中测量电压包含了检测电阻本身的压降和电流流经导线、焊盘产生的压降。开尔文连接使用一对细的、几乎无电流流过的“Sense线”来精确测量电阻两端的电压。具体实现方法电阻焊盘设计使用一个“十字形”或“H形”的焊盘设计。电阻两端的主电流通道Force路径连接在焊盘的外侧。在焊盘内侧分别引出一个独立的、较窄的铜皮Sense焊盘。走线连接Force走线从主功率路径来的宽走线连接到电阻焊盘的外侧用于承载大电流。Sense走线从电阻焊盘中心引出的细走线一对差分线连接到芯片的电流检测引脚如ACN/ACP, SRN/SRP。这两根线应等长、平行、紧密耦合并远离噪声源以增强其抗共模噪声能力。布局位置将电流检测电阻放在功率路径的“咽喉要道”确保所有需要测量的电流都流经它。对于RAC输入电流检测应紧接在输入电容之后高压侧MOSFET之前。对于RSR电池电流检测应紧接在电池负极之后电池MOSFET之前。3.8 规则8IC旁路电容——芯片稳定工作的“压舱石”规则原文将VBUS电容、VCC电容、REGN电容靠近IC放置。深度解析 VCC是芯片内部模拟电路如基准电压源、误差放大器、逻辑控制的供电引脚。REGN是内部栅极驱动器的供电引脚通常由一个线性稳压器从VCC产生。这两个引脚对电源噪声极其敏感。VCC噪声会导致基准电压波动直接影响电压和电流的调节精度甚至引起内部逻辑误动作。REGN噪声会影响栅极驱动的质量导致MOSFET开关速度变化增加开关损耗甚至引起上下管直通Shoot-through。实操要点最短距离原则为VCC和REGN引脚分别配备一个高质量的陶瓷去耦电容典型值如1uF具体参考数据手册必须紧贴芯片引脚放置最好是在引脚的正下方底层或紧邻的侧面。电容的接地端同样要以最短路径连接到芯片的模拟地AGND。电容选型选择尺寸小如0402、ESL低、材质为X5R或X7R的陶瓷电容。避免使用Y5V等容量随电压和温度变化大的材质。VBUS去耦此处的VBUS去耦电容与规则2中提到的“高频去耦电容”是同一组其重要性不再赘述。3.9 规则9BST自举电容——驱动高速开关的“能量包”规则原文将HS MOSFET升压自举电路电容器放置在靠近IC的位置并位于PCB板的同一侧。建议电容器SW1/2节点使用宽铜多边形连接到功率级建议电容器BST1/2节点使用至少8mil的迹线连接到IC BST1/2引脚。深度解析 BQ25713内部的高边MOSFETQ1, Q2的栅极驱动电压需要一个高于SW节点的电压。这是通过自举电路实现的当低边管导通时SW点接近地VCC通过一个二极管给BST电容充电当高边管需要导通时驱动电路利用BST电容上存储的电荷来驱动高边管的栅极。BST电容的作用在每个开关周期为高边栅极驱动提供瞬态能量。环路电感的影响BST电容与芯片内部驱动器构成的环路同样是一个高频环路。如果BST引脚走线过长寄生电感会阻碍电容的快速放电导致高边MOSFET栅极电压上升缓慢开关损耗增加或不足导通不完全损耗剧增同时也会产生噪声。实操要点电容放置BST电容通常为0.1uF或更大必须和芯片放在PCB的同一层并且尽可能靠近芯片的BST和SW引脚。绝对不要为了布线方便而将其放在底层。走线策略SW节点连接BST电容的一端连接到SW节点。这个连接必须使用宽铜皮因为SW节点是高频、高dV/dt的噪声源宽铜皮可以降低电感并减少辐射。BST引脚连接BST电容的另一端连接到芯片的BST引脚。数据手册建议此走线至少8mil宽。在实践中在空间允许的情况下可以适当加宽如10-12mil并尽量缩短长度。电容选型选择低ESR、低ESL的陶瓷电容如X5R/X7R材质。3.10 规则10接地分区与单点连接——模拟与数字世界的“护城河”规则原文优先选择单独的模拟接地 (AGND) 和电源接地 (PGND)。PGND 应用于所有功率级相关的接地网。AGND 应用于所有检测、补偿和控制网络接地例如 ACP/ACN/COMP1/COMP2/CMPIN/CMPOUT/IADPT/IBAT/PSYS。将所有模拟接地端连接到专用的低阻抗覆铜平面该覆铜平面连接到 IC 外露焊盘下方的电源接地端。如果可能请使用专用的 COMP1、COMP2 AGND 布线。使用电源板作为单一接地连接点将模拟接地和电源接地连接在一起。深度解析与终极实践 这是所有规则中最具哲学性也最容易出错的一条。其核心思想是为噪声电流大电流、快速变化和敏感信号小电流、模拟测量提供各自独立的、低阻抗的回流路径最后在一点汇合避免相互污染。具体实施步骤划分区域在PCB上主要是顶层和内层地平面进行逻辑划分。PGND区域包含所有“噪声源”输入/输出电容的接地端、电感的接地端、芯片的PGND引脚、MOSFET的源极。AGND区域包含所有“敏感点”电流检测电阻的Sense地、补偿网络COMP1, COMP2的接地端、芯片的AGND引脚如果有、VCC/REGN去耦电容的接地端。创建平面在可能的情况下为AGND单独创建一个完整的铜皮区域。这个区域应保持“纯净”不要有大的开关电流穿过。单点连接星型接地最佳连接点芯片的裸露焊盘Exposed Pad通常是理想的单点连接位置。因为芯片内部模拟地和功率地最终也是在此处连接的。连接方法在芯片裸露焊盘下方通过一个“桥接”或一组过孔将AGND平面和PGND平面连接在一起。这个连接点应具有足够低的阻抗使用多个过孔或一块小铜皮。关键走线对于极其敏感的节点如补偿网络COMP1、COMP2的接地数据手册甚至建议使用专用的走线直接连接回芯片的AGND引脚或单点连接点而不是简单地连接到AGND平面上的任意位置。这可以避免补偿节点受到平面上其他微小噪声的影响。避免常见错误错误将AGND和PGND通过一根长长的走线在远处连接。错误在AGND区域为功率元件走线而切割出缝隙迫使PGND电流穿过AGND区域。错误将模拟器件如补偿电容的接地端直接接到嘈杂的功率MOSFET的源极附近。经验之谈我曾调试过一个系统其负载调整率总是不理想。后来用示波器仔细查看COMP引脚波形发现上面有约20mV的高频毛刺。检查布局发现补偿电容的接地端虽然接到了AGND平面但该平面被一条为LED供电的走线隔断导致补偿地的回流路径绕远引入了开关噪声。将LED走线挪开保持AGND平面完整后毛刺消失调整率立刻达标。地平面的完整性是模拟性能的无声守护者。4. 布局示例与布线技巧详解理解了规则我们来看TI数据手册中提供的布局示例图虽然文本中未包含图但我们可以根据描述重构其思想并补充关键的布线技巧。4.1 顶视图布局规划一个优秀的BQ25713布局从顶视图看应该呈现出清晰的“功能分区”左上/右上角输入侧紧密排列着输入接口、输入大电容CBUS、以及紧靠芯片VBUS引脚的高频去耦电容10nF1nF。RAC检测电阻位于输入电容之后。中央区域功率核心区芯片本体位于中心略偏输入侧。功率电感L1紧靠芯片的SW引脚放置。芯片的功率引脚如SW, BST朝向电感方向。这个区域是热量和噪声的中心。右下角输出侧输出电容CSYS集群紧靠电感的另一侧和芯片的VSYS引脚。同样高频去耦电容紧贴VSYS引脚。左下角电池侧电池连接器、电池电流检测电阻RSR、电池MOSFETQBAT自成一组靠近芯片的BAT、SRP、SRN引脚。底层与内层在顶层元件之间的空隙和底层大面积铺设PGND铜皮。在芯片下方及模拟元件周围规划出相对独立的AGND区域并通过芯片下方的过孔阵列与PGND单点连接。4.2 关键信号布线实战要点电流检测差分对布线等长与平行从RAC、RSR到芯片检测引脚的Sense和Sense-走线应设计成一对差分线。保持两条线长度相等、线宽相同、间距一致并全程平行走线。这有助于抑制外部磁场耦合进来的共模噪声。远离干扰源这对差分线应远离SW节点、电感、以及任何大电流的功率走线。如果必须交叉应确保垂直交叉以最小化耦合面积。包地保护可选在极其噪声敏感或精度要求极高的应用中可以用地线连接到安静的AGND将这对差分线包裹起来提供额外的屏蔽。栅极驱动走线虽然BQ25713的MOSFET是内置的但其内部的栅极驱动信号仍然存在。对于使用外置MOSFET的类似芯片此条至关重要驱动走线如HO, LO应短而粗以减少寄生电感防止栅极振铃和开关速度下降。走线宽度至少15mil0.38mm。补偿网络走线连接在COMP1、COMP2引脚上的电阻电容决定了电源环路的稳定性。这些元件的接地端必须使用专用走线直接连回芯片的AGND参考点或单点连接点切忌随意接入附近的地铜皮。走线应细而短避免成为天线接收噪声。过孔的使用哲学功率过孔用于连接不同层的功率铜皮。多用、用大的。遵循电流承载能力规则。信号过孔用于换层连接信号线。在满足载流和工艺的前提下尽量用小尺寸过孔如8mil/0.2mm钻孔以减少对参考平面完整性的破坏。散热过孔在热源下方密集阵列。务必确认PCB厂的过孔塞孔或填孔工艺否则焊接时焊料可能会被吸走灯芯效应。5. 设计检查清单与常见问题排查在完成布局后发送给制板厂之前请对照以下清单进行最终检查5.1 PCB布局自查清单[ ]高频环路输入电容、高端MOSFET/芯片SW引脚、电感、低端MOSFET是否形成最小环路输出电容与低端MOSFET是否形成最小环路[ ]去耦电容所有高频去耦电容VBUS, VCC, REGN, VSYS是否都紧贴芯片引脚放置其接地回路是否最短[ ]电流检测RAC和RSR是否采用开尔文连接Sense走线是否为差分对并远离噪声[ ]功率路径所有承载1A电流的走线是否足够宽是否使用了足够多和足够大的过孔[ ]BST电容是否与芯片同层且靠近放置SW连接是否为宽铜皮[ ]接地是否有清晰的PGND和AGND分区是否在芯片下方实现了单点连接AGND平面是否完整[ ]散热芯片裸露焊盘和功率元件下方是否有散热过孔阵列铜皮面积是否足够[ ]间距高压节点如VBUS, SW与其他低压信号线之间的爬电距离和电气间隙是否符合安规要求5.2 上电调试常见问题与排查即使布局完全遵循指南首次上电也可能遇到问题。以下是一些典型现象和排查思路问题芯片发热严重效率低下。排查测量输入输出电流电压计算实际效率与数据手册典型值对比。使用热成像仪或手触摸定位最热部位。如果是芯片本体热检查散热过孔是否足够并有效连接到底层铜皮。如果是电感热检查电感饱和电流和DCR是否选型合适。用示波器观察SW节点波形。如果上升/下降沿非常缓慢20ns或存在严重振铃可能是BST电容环路或栅极驱动路径电感过大导致开关损耗剧增。检查BST电容布局。检查功率路径特别是过孔的导通电阻。在满载下用毫伏表测量关键路径如电感两端到输入/输出电容的压降估算损耗。问题系统不稳定输出电压振荡或轻载时进入间歇模式有异响。排查这是典型的环路补偿问题。首先确认补偿网络COMP引脚上的RC值是否按照数据手册推荐值选取。用网络分析仪或示波器的频率响应分析功能测量环路的增益和相位裕度。如果条件有限可以通过在输出端施加一个小的负载阶跃如用MOSFET切换一个电阻观察输出电压的恢复波形。过冲大、振荡多说明相位裕度不足恢复缓慢说明带宽不够。重点检查COMP引脚的布局。确保补偿元件的接地端是通过专用走线回到安静地。用示波器探头使用接地弹簧避免长地线夹直接点在COMP引脚上观察是否有高频噪声。如果有几乎是布局问题。问题充电电流或输入电流检测不准。排查确认电流检测电阻的阻值和精度通常用1%或0.5%的精密电阻。验证开尔文连接。用万用表毫欧档直接测量从检测电阻焊盘到芯片检测引脚之间的Sense走线电阻。这个值应远小于检测电阻本身例如对于10mΩ的检测电阻走线电阻应0.5mΩ。在满载条件下用高精度电压表或示波器直接测量检测电阻两端的电压与芯片寄存器读出的计算值对比。如果存在固定偏差可能是走线寄生电阻导致如果读数跳动大可能是Sense走线耦合了噪声检查其布线路径。问题系统噪声大干扰模拟电路或无线模块。排查使用近场探头或频谱分析仪扫描PCB上噪声最大的区域。通常集中在SW节点、电感、输入/输出环路。检查输入和输出环路的面积是否已做到最小。有时在双层板上需要通过在顶层和底层镜像放置电容并用大量过孔连接来构建一个“垂直方向”的小环路。检查输入和输出端是否添加了合适的共模电感或π型滤波器以抑制传导EMI。确保机壳或屏蔽罩良好接地为高频噪声提供泄放路径。电源布局是一门结合了电路理论、电磁场理论和实践经验的工程艺术。对于BQ25713这样的高性能芯片严格按照其布局指南操作是项目成功的一半。另一半则来自于对原理的深刻理解以及在调试中积累的“手感”。希望这篇基于官方指南又远超指南的解析能帮助你绕开那些我曾跌入的深坑一次就做出稳定、高效、安静的电源设计。记住好的布局没有捷径就是耐心、细致和对电流与噪声的敬畏。
 锋哥原创出品，必属精品)
