1. 数字比较子模块实时控制系统的“哨兵”与“指挥官”在电力电子和电机驱动的世界里精准的时序控制和快速的事件响应是系统稳定与高效运行的基石。想象一下你正在设计一个服务器电源当输出电流瞬间飙升时系统必须在微秒级内切断开关管否则昂贵的CPU就可能“灰飞烟灭”。这种“生死攸关”的决策靠软件轮询是来不及的必须依赖硬件级别的快速响应机制。这就是数字比较子模块Digital Compare Submodule存在的意义。在德州仪器TIC2000系列微控制器特别是TMS320F28002x的增强型脉宽调制器ePWM中数字比较子模块扮演着系统“哨兵”和“指挥官”的双重角色。它不只是一个简单的比较器而是一套高度可配置的事件处理流水线。它能实时监控来自外部引脚如故障输入TZx或内部模拟比较器模块CMPSS的信号将其转化为标准化的数字事件DCAEVT, DCBEVT并基于这些事件触发一系列预定义的、几乎零延迟的硬件动作——强制改变PWM输出状态、产生中断、启动ADC转换甚至同步其他PWM模块。与纯软件方案相比它的优势是压倒性的确定性响应时间固定且极短、低开销不占用CPU带宽和高可靠性硬件实现不受软件跑飞影响。无论是实现峰值电流控制来优化动态响应还是构建复杂的多相交错拓扑以减小输入电流纹波亦或是实现零电压开关ZVS来提升效率都离不开数字比较子模块的精密调度。接下来我将带你深入其内部工作机制并拆解它在几种经典电源拓扑中的实战配置。2. 核心机制解析从信号到行动的完整链条理解数字比较子模块关键在于把握其“信号输入-事件生成-动作分发”的完整链条。这就像一套自动化流水线传感器输入信号检测到异常流水线控制器事件生成逻辑立即分类并标记然后执行机构动作触发单元根据标记采取相应措施。2.1 事件生成多元输入与灵活映射事件的源头是多样的。子模块通过DCTRIPSEL寄存器可以灵活选择哪些信号作为“数字比较A高/低DCAH/L”和“数字比较B高/低DCBH/L”信号的来源。主要来源有两类外部故障输入TZ1, TZ2, TZ3通常连接至硬件过流、过压等保护电路的输出属于最高优先级的“急停”信号。内部模拟比较器输出CMPSSx这是实现高级控制算法的关键。例如在峰值电流模式控制中电感电流采样信号与参考值在CMPSS模块中比较其输出即可接入此处。注意TZ信号用作数字比较事件时其有效电平高有效或低有效是可配置的。但需特别注意当TZ信号、DCAEVTx.force或DCBEVTx.force信号有效时ePWM输出会被异步拉低即立即生效不等待时钟同步。为了确保这个故障状态能被可靠锁存信号的有效脉宽必须至少持续3个TBCLK时间基准时钟周期。如果脉宽小于此值则可能无法被CBC逐周期或OST单次触发锁存器捕获导致保护失效。这是硬件设计中的一个关键时序要求。生成了DCAH/L和DCBH/L信号后需要通过TZDCSEL寄存器进行“事件限定”。这个步骤决定了在什么条件下这些信号能最终形成我们需要的DCAEVT1/2和DCBEVT1/2事件。例如可以配置为仅在信号上升沿、下降沿或任意跳变时生成事件。2.2 事件滤波去伪存真的艺术在实际的电力电子系统中信号噪声无处不在。开关管动作引起的振铃、PCB布局引入的干扰都可能在比较器输出端产生毛刺。如果这些毛刺被误判为有效事件将导致PWM误关断、ADC误触发系统根本无法稳定工作。因此事件滤波Event Filtering功能至关重要。它主要通过“消隐窗口Blanking Window”来实现。其核心思想是在已知会有噪声干扰的时间段内暂时“屏蔽”事件检测。消隐窗口的配置涉及三个关键寄存器DCFCTL[PULSESEL]决定消隐窗口的起始对齐点。通常选择对齐到PWM周期的开始CTR0或结束CTRPRD这对于在开关管开通或关断瞬间屏蔽噪声非常有用。DCFOFFSET设定从对齐点开始延迟多少个TBCLK后消隐窗口才真正开启。这让你可以精确避开开关瞬态后的初始噪声阶段。DCFWINDOW定义消隐窗口持续的TBCLK周期数。在此窗口内所有输入事件都被忽略。例如在一个Buck电路中高端MOSFET开通瞬间电流采样信号通常会有一个尖峰。你可以将消隐窗口起始点设为CTR0PWM周期开始即开关管开通时刻设置一个较小的OFFSET如5个时钟周期来避开死区时间然后设置一个合理的WINDOW值如20个时钟周期来覆盖整个开通尖峰期。这样在开通初期产生的比较器跳变就不会误触发保护。滤波后的信号路径原始事件DCxEVT1/2经过滤波后生成DCEVTFILT信号。后续的动作触发Force, Interrupt, SOC, Sync可以选择使用原始事件也可以选择使用滤波后的事件这为系统设计提供了极大的灵活性。2.3 动作触发四路并发的硬件响应事件一旦被确认无论是否经过滤波就可以触发四种类型的硬件动作它们彼此独立可以同时使能强制信号Force这是最直接、最快的动作。DCAEVT1/2.force信号会直接作用于EPWMxA输出引脚而DCBEVT1/2.force作用于EPWMxB。它们通过TZCTL、TZCTLDCA、TZCTLDCB等寄存器配置最终的引脚行为——拉高、拉低或高阻态。这在过流保护中用于立即关闭PWM输出。中断信号InterruptDCxEVT1/2.interrupt信号会向CPU产生一个EPWMxTZINT中断。通过设置TZEINT寄存器中的相应位来使能。当中断发生后必须在中断服务程序中手动清除TZCLR寄存器中的对应标志位。这适用于需要CPU介入处理的复杂故障或进行系统状态记录。ADC启动转换信号SOCDCAEVT1.soc和DCBEVT1.soc信号可以连接到事件触发子模块ETSEL被选作启动ADC转换ASOCA或BSOCB的触发源。这是实现精准采样时刻控制的关键。例如在平均电流模式控制中可以在PWM周期的中点电感电流平均值点触发ADC采样以获得最准确的电流反馈值。同步信号SyncDCxEVT1.sync信号可以与EPWMxSYNCI输入及软件强制同步信号进行“或”操作生成一个同步脉冲给时间基准计数器。这为实现基于特定事件的PWM模块间同步提供了可能。动作优先级当多个故障源如TZ信号和数字比较事件同时作用于同一个PWM输出引脚时存在明确的优先级。以EPWMxA为例优先级从高到低为TZA-DCAEVT1-DCAEVT2。这意味着如果最高优先级的TZA通常来自最紧急的硬件故障已经将输出拉低那么DCAEVT1的强制动作将被屏蔽。合理规划优先级是构建可靠保护层级的基础。3. 高级功能实战谷底开关与峰值电流模式数字比较子模块的威力在“谷底开关Valley Switching”和“峰值电流模式控制”这两个高级应用中体现得淋漓尽致。它们不仅仅是功能的堆砌更是硬件与算法协同设计的典范。3.1 谷底开关实现硬件的准“掐点”在谐振变换器或带有寄生振铃的电路中为了实现零电压开关ZVS或降低开关损耗我们希望在电压或电流的“谷底”最小值点或“谷底”之后的一个精确延迟点触发开关动作。传统方法需要外部检测电路和复杂的软件计算响应慢且不精确。ePWM的数字比较子模块内置的谷底开关硬件完美地解决了这个问题。它的工作流程可以类比为一个智能的“延时摄影”触发器选择振铃信号首先通过DCFCTL[SRCSEL]将一个能反映谐振波形的信号通常来自CMPSS比较器选作谷底开关块的输入。这个信号就是我们要检测的“振铃”。边沿滤波与捕获配置边沿滤波器DCFCTL[EDGEMODE, EDGECOUNT]例如让它忽略前几个振铃边沿只对第N个边沿做出反应以避开初始的不稳定阶段。测量振荡周期这是核心步骤。使能谷值捕获逻辑VCAPCTL[VCAPE]。硬件内部的一个16位计数器会在你指定的“开始边沿”VCNTCFG[STARTEDGE]如上升沿启动在指定的“停止边沿”VCNTCFG[STOPEDGE]如下一个上升沿停止。计数器值CNTVAL就直接反映了振铃的周期。应用计算出的延迟得到周期CNTVAL后你可以直接使用它或者将其与一个软件可调的偏移值SWVDELVAL相加甚至只取其一部分通过VCAPCTL[VDELAYDIV]分频来生成最终的延迟值。这个延迟值会被硬件自动应用到过滤后的DCxEVTy信号上。触发同步最终由谷底开关逻辑输出的DCEVTFILT信号可以用来同步PWM的时间基准从而在精确计算出的“谷底”时刻发出下一个PWM脉冲。整个过程由硬件自动完成无需CPU干预延迟精准且可重复性极高。这对于提高LLC、PSFB等谐振拓扑的效率至关重要。3.2 峰值电流模式控制配置详解峰值电流模式是开关电源中最常用的控制方式之一它通过直接限制每个周期的峰值电感电流来提供内在的过流保护并具有优异的线路前馈特性。利用ePWM的数字比较子模块可以轻松实现纯硬件的峰值电流关断。配置步骤与寄存器操作信号通路搭建将电流采样电阻上的电压代表电感电流接入CMPSS模块的正输入端。将内部DAC或外部参考电压提供的峰值电流参考值接入CMPSS的负输入端。配置CMPSS模块使其输出CTRIPH/L在采样电压超过参考值时跳变。数字比较事件配置在DCTRIPSEL寄存器中选择上述CMPSS输出作为DCAEVT2或DCAEVT1的事件源。通常使用EVT2以便将EVT1留给其他用途如ADC触发。在TZDCSEL寄存器中配置事件限定条件例如在CMPSS输出变高时即电流达到峰值生成DCAEVT2事件。动作响应配置关键一步在TZSEL寄存器中将DCAEVT2选择为“逐周期CBC跳变”源。这意味着每个PWM周期内该事件都会触发保护动作并在周期结束时自动复位为下一个周期做好准备。在TZCTL或TZCTL2寄存器中配置当CBC跳变发生时EPWMxA输出引脚的行为。对于峰值电流控制通常配置为“强制为低电平”即立即关闭上管或下管取决于具体拓扑。消隐窗口设置防误触发如前所述必须为DCAEVT2事件配置消隐窗口。在Buck电路中开关管开通瞬间的电流尖峰是主要的噪声源。假设PWM频率为500kHz周期2usTBCLK为100MHz10ns周期。设置DCFCTL[PULSESEL]对齐到CTR0周期开始。设置DCFOFFSET 50对应0.5us避开死区时间和驱动开通延迟。设置DCFWINDOW 30对应0.3us覆盖主要的开通振铃期。这样在开关管开通后的0.5us至0.8us期间比较器的任何跳变都不会触发CBC保护从而避免了误关断。工作波形解读PWM周期开始开关管导通电感电流线性上升。在消隐窗口结束后电流采样信号与DAC参考值进行比较。当电感电流上升到参考值时CMPSS输出翻转产生DCAEVT2事件。该事件立即触发CBC跳变硬件强制PWM输出拉低关闭开关管。电感电流开始下降。直到下一个PWM周期开始计数器归零CBC锁存器被清除PWM输出才被重新使能开始新的周期。整个过程由硬件闭环完成响应速度极快确保了峰值电流的精确控制。4. 在复杂电源拓扑中的协同应用单个ePWM模块的能力已经很强但多个ePWM模块通过同步和相位控制协同工作才能驾驭更复杂的电源拓扑。数字比较子模块在其中扮演着关键的局部管理和全局同步角色。4.1 多相交错降压Interleaved Buck拓扑在多相交错降压电路中多个降压电路并联但它们的PWM相位彼此错开。这可以极大地减小输入和输出的总电流纹波允许使用更小的滤波元件。ePWM配置核心相位寄存器TBPHS主模块Master例如ePWM1配置为自由运行模式SyncOut选择在CTRPRD周期匹配时产生同步脉冲。其TBPHS通常设为0。从模块Slave例如ePWM2和ePWM3配置SyncIn源为主模块的SyncOut。关键是使能“同步时加载相位寄存器”功能即闭合原理图中的“EN”开关。相位计算对于一个N相交错系统每个从模块的相位差为360°/N。如果TBPRD600代表一个完整的360°周期那么2相ePWM2的TBPHS 600/2 * (2-1) 300180°相位差3相ePWM2的TBPHS 600/3 * (2-1) 200120°相位差ePWM3的TBPHS 600/3 * (3-1) 400240°相位差这样每当主模块计数器达到周期值并发出同步脉冲时从模块的计数器会立即被加载为各自的TBPHS值从而实现了精确的固定相位差。每个模块的数字比较子模块独立工作处理本相的电流保护、ADC触发等任务。4.2 三相逆变器与电机控制控制一个三相逆变器如用于驱动永磁同步电机PMSM或交流感应电机ACI需要三个半桥共六路PWM。ePWM模块通常成对一个模块控制一个半桥的上下管使用三个模块控制三相。同步与保护策略同步将ePWM1设为主模块ePWM2和ePWM3设为从模块接收ePWM1的同步信号。确保三个桥臂的载波频率和相位完全同步这是生成平衡三相电压的基础。数字比较的应用过流保护每相的电流采样信号可以接入对应ePWM模块的数字比较事件源如通过CMPSS。配置为CBC跳变实现每相的独立硬件过流保护。ADC触发可以利用DCAEVT1.soc事件在PWM周期中的特定点如空间矢量脉宽调制SVPWM的“采样点”触发ADC同步采样三相电流用于FOC磁场定向控制算法中的Clarke变换。故障共享通过ePWM X-BAR交叉开关可以将一个严重的故障信号如直流母线过压广播到所有ePWM模块的TZ输入实现全局快速关断。4.3 相移全桥PSFB与零电压开关ZVS在相移全桥这类拓扑中恒定占空比约50%的驱动信号通过控制两个桥臂之间的相位差来调节输出电压。数字比较子模块在这里用于实现精确的ZVS检测与控制。配置思路主从设置ePWM1控制原边一个桥臂如A臂ePWM2控制另一个桥臂B臂。ePWM1为主ePWM2为从两者频率相同。相位动态调节输出电压的调节通过动态改变ePWM2的相位寄存器TBPHS的值来实现。这不是一个固定值而是由电压环PI控制器的输出实时计算得出。ZVS辅助与谷底开关为了实现ZVS需要在开关管体二极管导通期间即谐振电流过零后的“谷底”开通。可以利用变压器原边电流或谐振电容电压信号通过CMPSS模块送入数字比较子模块。配置数字比较事件在检测到电流过零或电压谷底时产生事件。利用谷底开关硬件自动测量谐振周期并计算最佳开通延迟。将该事件的sync输出连接到对应ePWM模块的同步输入或者直接使用该事件通过适当的逻辑来微调PWM输出的上升沿从而确保在谷底开通实现真正的ZVS大幅降低开关损耗。5. 调试技巧与常见问题排查在实际工程中配置数字比较子模块时难免会遇到问题。以下是一些从项目实践中总结出的调试技巧和常见陷阱。5.1 配置检查清单在调试任何基于数字比较的功能前请按顺序核对以下配置时钟与使能确认ePWM模块的时钟TBCLK已使能且频率正确。确认ePWM模块本身已通过TBCTL[CTRMODE]等寄存器使能。信号路径确认输入信号GPIO上的TZ或来自CMPSS已正确映射到ePWM模块。检查GPIO复用配置和CMPSS模块的输出是否使能。事件源选择核对DCTRIPSEL寄存器确保为DCAH/L和DCBH/L选择了正确的输入源。事件限定核对TZDCSEL寄存器事件触发条件边沿是否符合预期。消隐窗口如果使用了滤波检查DCFCTL、DCFOFFSET、DCFWINDOW寄存器的值。一个常见的错误是窗口设得太大覆盖了整个有效检测区间导致事件永远无法触发。建议先用示波器观察信号噪声的持续时间再设置窗口。动作使能强制动作检查TZSEL寄存器是否已将数字比较事件选为CBC或OST跳变源。检查TZCTL/TZCTLDCA/TZCTLDCB寄存器中对应事件的输出动作配置高、低、高阻。中断检查TZEINT寄存器中对应事件的中断是否使能。在中断服务程序中务必清除TZCLR寄存器中的标志位。ADC SOC检查ETSEL寄存器中的SOCASEL或SOCBSEL是否选择了正确的数字比较事件。优先级如果有多个故障源检查TZSEL和TZDCSEL中的优先级设置是否符合设计意图。5.2 常见问题与解决方案问题现象可能原因排查步骤与解决方案数字比较事件从未触发1. 输入信号未到达。2. 消隐窗口设置不当屏蔽了所有事件。3. 事件限定条件配置错误。1. 用示波器测量输入引脚或CMPSS输出信号确认其存在并符合预期电平。2. 暂时禁用消隐窗口DCFCTL[BLANKE]0进行测试。3. 检查TZDCSEL尝试配置为“双边沿触发”以捕获任何跳变。事件触发不稳定时有时无1. 信号噪声导致误触发或漏触发。2. 消隐窗口参数不合适。3. TZ信号脉宽不足3个TBCLK。1. 观察信号波形增加RC滤波或优化PCB布局。2. 调整DCFOFFSET和DCFWINDOW确保窗口能有效覆盖噪声区又不屏蔽有效信号。3. 确保故障信号能保持足够长的有效时间。强制动作输出拉低不生效1.TZSEL寄存器未将数字比较事件选为跳变源。2. 动作优先级被更高优先级的事件覆盖。3.TZCTL等寄存器配置的输出动作错误。1. 仔细检查TZSEL寄存器中对应事件位的配置。2. 检查是否有TZ信号或其他更高优先级的事件持续有效。3. 确认TZCTL中对应事件的输出动作不是“无操作”。ADC SOC未能被触发1. ETSEL寄存器中SOC事件源选择错误。2. ADC模块本身的SOC配置或触发方式错误。3. 数字比较事件本身未产生。1. 核对ETSEL[SOCASEL]等位确认选择了正确的DCAEVT1.soc等事件。2. 检查ADC配置确保SOC通道已使能并配置为ePWM触发。3. 先确保数字比较事件能触发中断或强制动作以验证事件本身已生成。谷底开关功能延迟不准1.STARTEDGE和STOPEDGE选择错误未捕获完整周期。2. 边沿滤波器EDGECOUNT设置过大错过了目标边沿。3. 输入的振铃信号质量差边沿不清晰。1. 用示波器观察输入信号确认STARTEDGE和STOPEDGE对应了振荡波形的同一相位点如两个相邻的上升沿。2. 减小EDGECOUNT或尝试不同的EDGEMODE。3. 对输入信号进行适当的整形或施密特触发确保边沿陡峭。5.3 调试工具与技巧利用寄存器观察窗口在CCS等IDE的调试模式下实时观察TZFLG、DCxCTL[EVTyLAT]等状态寄存器。当事件发生时这些标志位会被硬件置位这是最直接的验证方式。GPIO模拟与监测将关键的内部信号如DCAEVT1.force通过GPIO MUX映射到外部引脚用示波器观察。这比软件打印日志要直观和实时得多。分步验证不要试图一次性配置所有复杂功能如谷底开关。先从最简单的功能开始验证例如配置一个TZ输入直接强制输出低电平。验证通过后再逐步加入事件过滤、CMPSS输入、SOC触发等高级功能。理解“异步”与“同步”牢记TZ和.force信号是异步动作响应最快但需要满足最小脉宽要求。而中断、SOC等是经过系统时钟同步的。在分析极端情况下的保护速度时这一点至关重要。数字比较子模块是C2000 ePWM的精华所在它将硬件的速度与可靠性和软件的可配置性完美结合。吃透它的机制意味着你掌握了构建高性能、高可靠性数字电源与电机驱动系统的钥匙。从简单的过流保护到复杂的谐振变换器控制其设计思想一脉相承将确定性的、高时效性的任务交给硬件让CPU专注于更上层的算法和逻辑。在调试时耐心地沿着信号流从源头到动作逐一检查配置善用硬件状态标志和示波器大部分问题都能迎刃而解。
1. 数字比较子模块实时控制系统的“哨兵”与“指挥官”在电力电子和电机驱动的世界里精准的时序控制和快速的事件响应是系统稳定与高效运行的基石。想象一下你正在设计一个服务器电源当输出电流瞬间飙升时系统必须在微秒级内切断开关管否则昂贵的CPU就可能“灰飞烟灭”。这种“生死攸关”的决策靠软件轮询是来不及的必须依赖硬件级别的快速响应机制。这就是数字比较子模块Digital Compare Submodule存在的意义。在德州仪器TIC2000系列微控制器特别是TMS320F28002x的增强型脉宽调制器ePWM中数字比较子模块扮演着系统“哨兵”和“指挥官”的双重角色。它不只是一个简单的比较器而是一套高度可配置的事件处理流水线。它能实时监控来自外部引脚如故障输入TZx或内部模拟比较器模块CMPSS的信号将其转化为标准化的数字事件DCAEVT, DCBEVT并基于这些事件触发一系列预定义的、几乎零延迟的硬件动作——强制改变PWM输出状态、产生中断、启动ADC转换甚至同步其他PWM模块。与纯软件方案相比它的优势是压倒性的确定性响应时间固定且极短、低开销不占用CPU带宽和高可靠性硬件实现不受软件跑飞影响。无论是实现峰值电流控制来优化动态响应还是构建复杂的多相交错拓扑以减小输入电流纹波亦或是实现零电压开关ZVS来提升效率都离不开数字比较子模块的精密调度。接下来我将带你深入其内部工作机制并拆解它在几种经典电源拓扑中的实战配置。2. 核心机制解析从信号到行动的完整链条理解数字比较子模块关键在于把握其“信号输入-事件生成-动作分发”的完整链条。这就像一套自动化流水线传感器输入信号检测到异常流水线控制器事件生成逻辑立即分类并标记然后执行机构动作触发单元根据标记采取相应措施。2.1 事件生成多元输入与灵活映射事件的源头是多样的。子模块通过DCTRIPSEL寄存器可以灵活选择哪些信号作为“数字比较A高/低DCAH/L”和“数字比较B高/低DCBH/L”信号的来源。主要来源有两类外部故障输入TZ1, TZ2, TZ3通常连接至硬件过流、过压等保护电路的输出属于最高优先级的“急停”信号。内部模拟比较器输出CMPSSx这是实现高级控制算法的关键。例如在峰值电流模式控制中电感电流采样信号与参考值在CMPSS模块中比较其输出即可接入此处。注意TZ信号用作数字比较事件时其有效电平高有效或低有效是可配置的。但需特别注意当TZ信号、DCAEVTx.force或DCBEVTx.force信号有效时ePWM输出会被异步拉低即立即生效不等待时钟同步。为了确保这个故障状态能被可靠锁存信号的有效脉宽必须至少持续3个TBCLK时间基准时钟周期。如果脉宽小于此值则可能无法被CBC逐周期或OST单次触发锁存器捕获导致保护失效。这是硬件设计中的一个关键时序要求。生成了DCAH/L和DCBH/L信号后需要通过TZDCSEL寄存器进行“事件限定”。这个步骤决定了在什么条件下这些信号能最终形成我们需要的DCAEVT1/2和DCBEVT1/2事件。例如可以配置为仅在信号上升沿、下降沿或任意跳变时生成事件。2.2 事件滤波去伪存真的艺术在实际的电力电子系统中信号噪声无处不在。开关管动作引起的振铃、PCB布局引入的干扰都可能在比较器输出端产生毛刺。如果这些毛刺被误判为有效事件将导致PWM误关断、ADC误触发系统根本无法稳定工作。因此事件滤波Event Filtering功能至关重要。它主要通过“消隐窗口Blanking Window”来实现。其核心思想是在已知会有噪声干扰的时间段内暂时“屏蔽”事件检测。消隐窗口的配置涉及三个关键寄存器DCFCTL[PULSESEL]决定消隐窗口的起始对齐点。通常选择对齐到PWM周期的开始CTR0或结束CTRPRD这对于在开关管开通或关断瞬间屏蔽噪声非常有用。DCFOFFSET设定从对齐点开始延迟多少个TBCLK后消隐窗口才真正开启。这让你可以精确避开开关瞬态后的初始噪声阶段。DCFWINDOW定义消隐窗口持续的TBCLK周期数。在此窗口内所有输入事件都被忽略。例如在一个Buck电路中高端MOSFET开通瞬间电流采样信号通常会有一个尖峰。你可以将消隐窗口起始点设为CTR0PWM周期开始即开关管开通时刻设置一个较小的OFFSET如5个时钟周期来避开死区时间然后设置一个合理的WINDOW值如20个时钟周期来覆盖整个开通尖峰期。这样在开通初期产生的比较器跳变就不会误触发保护。滤波后的信号路径原始事件DCxEVT1/2经过滤波后生成DCEVTFILT信号。后续的动作触发Force, Interrupt, SOC, Sync可以选择使用原始事件也可以选择使用滤波后的事件这为系统设计提供了极大的灵活性。2.3 动作触发四路并发的硬件响应事件一旦被确认无论是否经过滤波就可以触发四种类型的硬件动作它们彼此独立可以同时使能强制信号Force这是最直接、最快的动作。DCAEVT1/2.force信号会直接作用于EPWMxA输出引脚而DCBEVT1/2.force作用于EPWMxB。它们通过TZCTL、TZCTLDCA、TZCTLDCB等寄存器配置最终的引脚行为——拉高、拉低或高阻态。这在过流保护中用于立即关闭PWM输出。中断信号InterruptDCxEVT1/2.interrupt信号会向CPU产生一个EPWMxTZINT中断。通过设置TZEINT寄存器中的相应位来使能。当中断发生后必须在中断服务程序中手动清除TZCLR寄存器中的对应标志位。这适用于需要CPU介入处理的复杂故障或进行系统状态记录。ADC启动转换信号SOCDCAEVT1.soc和DCBEVT1.soc信号可以连接到事件触发子模块ETSEL被选作启动ADC转换ASOCA或BSOCB的触发源。这是实现精准采样时刻控制的关键。例如在平均电流模式控制中可以在PWM周期的中点电感电流平均值点触发ADC采样以获得最准确的电流反馈值。同步信号SyncDCxEVT1.sync信号可以与EPWMxSYNCI输入及软件强制同步信号进行“或”操作生成一个同步脉冲给时间基准计数器。这为实现基于特定事件的PWM模块间同步提供了可能。动作优先级当多个故障源如TZ信号和数字比较事件同时作用于同一个PWM输出引脚时存在明确的优先级。以EPWMxA为例优先级从高到低为TZA-DCAEVT1-DCAEVT2。这意味着如果最高优先级的TZA通常来自最紧急的硬件故障已经将输出拉低那么DCAEVT1的强制动作将被屏蔽。合理规划优先级是构建可靠保护层级的基础。3. 高级功能实战谷底开关与峰值电流模式数字比较子模块的威力在“谷底开关Valley Switching”和“峰值电流模式控制”这两个高级应用中体现得淋漓尽致。它们不仅仅是功能的堆砌更是硬件与算法协同设计的典范。3.1 谷底开关实现硬件的准“掐点”在谐振变换器或带有寄生振铃的电路中为了实现零电压开关ZVS或降低开关损耗我们希望在电压或电流的“谷底”最小值点或“谷底”之后的一个精确延迟点触发开关动作。传统方法需要外部检测电路和复杂的软件计算响应慢且不精确。ePWM的数字比较子模块内置的谷底开关硬件完美地解决了这个问题。它的工作流程可以类比为一个智能的“延时摄影”触发器选择振铃信号首先通过DCFCTL[SRCSEL]将一个能反映谐振波形的信号通常来自CMPSS比较器选作谷底开关块的输入。这个信号就是我们要检测的“振铃”。边沿滤波与捕获配置边沿滤波器DCFCTL[EDGEMODE, EDGECOUNT]例如让它忽略前几个振铃边沿只对第N个边沿做出反应以避开初始的不稳定阶段。测量振荡周期这是核心步骤。使能谷值捕获逻辑VCAPCTL[VCAPE]。硬件内部的一个16位计数器会在你指定的“开始边沿”VCNTCFG[STARTEDGE]如上升沿启动在指定的“停止边沿”VCNTCFG[STOPEDGE]如下一个上升沿停止。计数器值CNTVAL就直接反映了振铃的周期。应用计算出的延迟得到周期CNTVAL后你可以直接使用它或者将其与一个软件可调的偏移值SWVDELVAL相加甚至只取其一部分通过VCAPCTL[VDELAYDIV]分频来生成最终的延迟值。这个延迟值会被硬件自动应用到过滤后的DCxEVTy信号上。触发同步最终由谷底开关逻辑输出的DCEVTFILT信号可以用来同步PWM的时间基准从而在精确计算出的“谷底”时刻发出下一个PWM脉冲。整个过程由硬件自动完成无需CPU干预延迟精准且可重复性极高。这对于提高LLC、PSFB等谐振拓扑的效率至关重要。3.2 峰值电流模式控制配置详解峰值电流模式是开关电源中最常用的控制方式之一它通过直接限制每个周期的峰值电感电流来提供内在的过流保护并具有优异的线路前馈特性。利用ePWM的数字比较子模块可以轻松实现纯硬件的峰值电流关断。配置步骤与寄存器操作信号通路搭建将电流采样电阻上的电压代表电感电流接入CMPSS模块的正输入端。将内部DAC或外部参考电压提供的峰值电流参考值接入CMPSS的负输入端。配置CMPSS模块使其输出CTRIPH/L在采样电压超过参考值时跳变。数字比较事件配置在DCTRIPSEL寄存器中选择上述CMPSS输出作为DCAEVT2或DCAEVT1的事件源。通常使用EVT2以便将EVT1留给其他用途如ADC触发。在TZDCSEL寄存器中配置事件限定条件例如在CMPSS输出变高时即电流达到峰值生成DCAEVT2事件。动作响应配置关键一步在TZSEL寄存器中将DCAEVT2选择为“逐周期CBC跳变”源。这意味着每个PWM周期内该事件都会触发保护动作并在周期结束时自动复位为下一个周期做好准备。在TZCTL或TZCTL2寄存器中配置当CBC跳变发生时EPWMxA输出引脚的行为。对于峰值电流控制通常配置为“强制为低电平”即立即关闭上管或下管取决于具体拓扑。消隐窗口设置防误触发如前所述必须为DCAEVT2事件配置消隐窗口。在Buck电路中开关管开通瞬间的电流尖峰是主要的噪声源。假设PWM频率为500kHz周期2usTBCLK为100MHz10ns周期。设置DCFCTL[PULSESEL]对齐到CTR0周期开始。设置DCFOFFSET 50对应0.5us避开死区时间和驱动开通延迟。设置DCFWINDOW 30对应0.3us覆盖主要的开通振铃期。这样在开关管开通后的0.5us至0.8us期间比较器的任何跳变都不会触发CBC保护从而避免了误关断。工作波形解读PWM周期开始开关管导通电感电流线性上升。在消隐窗口结束后电流采样信号与DAC参考值进行比较。当电感电流上升到参考值时CMPSS输出翻转产生DCAEVT2事件。该事件立即触发CBC跳变硬件强制PWM输出拉低关闭开关管。电感电流开始下降。直到下一个PWM周期开始计数器归零CBC锁存器被清除PWM输出才被重新使能开始新的周期。整个过程由硬件闭环完成响应速度极快确保了峰值电流的精确控制。4. 在复杂电源拓扑中的协同应用单个ePWM模块的能力已经很强但多个ePWM模块通过同步和相位控制协同工作才能驾驭更复杂的电源拓扑。数字比较子模块在其中扮演着关键的局部管理和全局同步角色。4.1 多相交错降压Interleaved Buck拓扑在多相交错降压电路中多个降压电路并联但它们的PWM相位彼此错开。这可以极大地减小输入和输出的总电流纹波允许使用更小的滤波元件。ePWM配置核心相位寄存器TBPHS主模块Master例如ePWM1配置为自由运行模式SyncOut选择在CTRPRD周期匹配时产生同步脉冲。其TBPHS通常设为0。从模块Slave例如ePWM2和ePWM3配置SyncIn源为主模块的SyncOut。关键是使能“同步时加载相位寄存器”功能即闭合原理图中的“EN”开关。相位计算对于一个N相交错系统每个从模块的相位差为360°/N。如果TBPRD600代表一个完整的360°周期那么2相ePWM2的TBPHS 600/2 * (2-1) 300180°相位差3相ePWM2的TBPHS 600/3 * (2-1) 200120°相位差ePWM3的TBPHS 600/3 * (3-1) 400240°相位差这样每当主模块计数器达到周期值并发出同步脉冲时从模块的计数器会立即被加载为各自的TBPHS值从而实现了精确的固定相位差。每个模块的数字比较子模块独立工作处理本相的电流保护、ADC触发等任务。4.2 三相逆变器与电机控制控制一个三相逆变器如用于驱动永磁同步电机PMSM或交流感应电机ACI需要三个半桥共六路PWM。ePWM模块通常成对一个模块控制一个半桥的上下管使用三个模块控制三相。同步与保护策略同步将ePWM1设为主模块ePWM2和ePWM3设为从模块接收ePWM1的同步信号。确保三个桥臂的载波频率和相位完全同步这是生成平衡三相电压的基础。数字比较的应用过流保护每相的电流采样信号可以接入对应ePWM模块的数字比较事件源如通过CMPSS。配置为CBC跳变实现每相的独立硬件过流保护。ADC触发可以利用DCAEVT1.soc事件在PWM周期中的特定点如空间矢量脉宽调制SVPWM的“采样点”触发ADC同步采样三相电流用于FOC磁场定向控制算法中的Clarke变换。故障共享通过ePWM X-BAR交叉开关可以将一个严重的故障信号如直流母线过压广播到所有ePWM模块的TZ输入实现全局快速关断。4.3 相移全桥PSFB与零电压开关ZVS在相移全桥这类拓扑中恒定占空比约50%的驱动信号通过控制两个桥臂之间的相位差来调节输出电压。数字比较子模块在这里用于实现精确的ZVS检测与控制。配置思路主从设置ePWM1控制原边一个桥臂如A臂ePWM2控制另一个桥臂B臂。ePWM1为主ePWM2为从两者频率相同。相位动态调节输出电压的调节通过动态改变ePWM2的相位寄存器TBPHS的值来实现。这不是一个固定值而是由电压环PI控制器的输出实时计算得出。ZVS辅助与谷底开关为了实现ZVS需要在开关管体二极管导通期间即谐振电流过零后的“谷底”开通。可以利用变压器原边电流或谐振电容电压信号通过CMPSS模块送入数字比较子模块。配置数字比较事件在检测到电流过零或电压谷底时产生事件。利用谷底开关硬件自动测量谐振周期并计算最佳开通延迟。将该事件的sync输出连接到对应ePWM模块的同步输入或者直接使用该事件通过适当的逻辑来微调PWM输出的上升沿从而确保在谷底开通实现真正的ZVS大幅降低开关损耗。5. 调试技巧与常见问题排查在实际工程中配置数字比较子模块时难免会遇到问题。以下是一些从项目实践中总结出的调试技巧和常见陷阱。5.1 配置检查清单在调试任何基于数字比较的功能前请按顺序核对以下配置时钟与使能确认ePWM模块的时钟TBCLK已使能且频率正确。确认ePWM模块本身已通过TBCTL[CTRMODE]等寄存器使能。信号路径确认输入信号GPIO上的TZ或来自CMPSS已正确映射到ePWM模块。检查GPIO复用配置和CMPSS模块的输出是否使能。事件源选择核对DCTRIPSEL寄存器确保为DCAH/L和DCBH/L选择了正确的输入源。事件限定核对TZDCSEL寄存器事件触发条件边沿是否符合预期。消隐窗口如果使用了滤波检查DCFCTL、DCFOFFSET、DCFWINDOW寄存器的值。一个常见的错误是窗口设得太大覆盖了整个有效检测区间导致事件永远无法触发。建议先用示波器观察信号噪声的持续时间再设置窗口。动作使能强制动作检查TZSEL寄存器是否已将数字比较事件选为CBC或OST跳变源。检查TZCTL/TZCTLDCA/TZCTLDCB寄存器中对应事件的输出动作配置高、低、高阻。中断检查TZEINT寄存器中对应事件的中断是否使能。在中断服务程序中务必清除TZCLR寄存器中的标志位。ADC SOC检查ETSEL寄存器中的SOCASEL或SOCBSEL是否选择了正确的数字比较事件。优先级如果有多个故障源检查TZSEL和TZDCSEL中的优先级设置是否符合设计意图。5.2 常见问题与解决方案问题现象可能原因排查步骤与解决方案数字比较事件从未触发1. 输入信号未到达。2. 消隐窗口设置不当屏蔽了所有事件。3. 事件限定条件配置错误。1. 用示波器测量输入引脚或CMPSS输出信号确认其存在并符合预期电平。2. 暂时禁用消隐窗口DCFCTL[BLANKE]0进行测试。3. 检查TZDCSEL尝试配置为“双边沿触发”以捕获任何跳变。事件触发不稳定时有时无1. 信号噪声导致误触发或漏触发。2. 消隐窗口参数不合适。3. TZ信号脉宽不足3个TBCLK。1. 观察信号波形增加RC滤波或优化PCB布局。2. 调整DCFOFFSET和DCFWINDOW确保窗口能有效覆盖噪声区又不屏蔽有效信号。3. 确保故障信号能保持足够长的有效时间。强制动作输出拉低不生效1.TZSEL寄存器未将数字比较事件选为跳变源。2. 动作优先级被更高优先级的事件覆盖。3.TZCTL等寄存器配置的输出动作错误。1. 仔细检查TZSEL寄存器中对应事件位的配置。2. 检查是否有TZ信号或其他更高优先级的事件持续有效。3. 确认TZCTL中对应事件的输出动作不是“无操作”。ADC SOC未能被触发1. ETSEL寄存器中SOC事件源选择错误。2. ADC模块本身的SOC配置或触发方式错误。3. 数字比较事件本身未产生。1. 核对ETSEL[SOCASEL]等位确认选择了正确的DCAEVT1.soc等事件。2. 检查ADC配置确保SOC通道已使能并配置为ePWM触发。3. 先确保数字比较事件能触发中断或强制动作以验证事件本身已生成。谷底开关功能延迟不准1.STARTEDGE和STOPEDGE选择错误未捕获完整周期。2. 边沿滤波器EDGECOUNT设置过大错过了目标边沿。3. 输入的振铃信号质量差边沿不清晰。1. 用示波器观察输入信号确认STARTEDGE和STOPEDGE对应了振荡波形的同一相位点如两个相邻的上升沿。2. 减小EDGECOUNT或尝试不同的EDGEMODE。3. 对输入信号进行适当的整形或施密特触发确保边沿陡峭。5.3 调试工具与技巧利用寄存器观察窗口在CCS等IDE的调试模式下实时观察TZFLG、DCxCTL[EVTyLAT]等状态寄存器。当事件发生时这些标志位会被硬件置位这是最直接的验证方式。GPIO模拟与监测将关键的内部信号如DCAEVT1.force通过GPIO MUX映射到外部引脚用示波器观察。这比软件打印日志要直观和实时得多。分步验证不要试图一次性配置所有复杂功能如谷底开关。先从最简单的功能开始验证例如配置一个TZ输入直接强制输出低电平。验证通过后再逐步加入事件过滤、CMPSS输入、SOC触发等高级功能。理解“异步”与“同步”牢记TZ和.force信号是异步动作响应最快但需要满足最小脉宽要求。而中断、SOC等是经过系统时钟同步的。在分析极端情况下的保护速度时这一点至关重要。数字比较子模块是C2000 ePWM的精华所在它将硬件的速度与可靠性和软件的可配置性完美结合。吃透它的机制意味着你掌握了构建高性能、高可靠性数字电源与电机驱动系统的钥匙。从简单的过流保护到复杂的谐振变换器控制其设计思想一脉相承将确定性的、高时效性的任务交给硬件让CPU专注于更上层的算法和逻辑。在调试时耐心地沿着信号流从源头到动作逐一检查配置善用硬件状态标志和示波器大部分问题都能迎刃而解。
